随着半导体工艺的飞速发展，电子元器件特征尺寸的减小，人们在单个芯片上可以集成越来越多的知识产权(Intellectual Property，IP)核。基于传统总线结构的片上系统(System on Chip，SoC)已经无法满足日益增长的通信需求。为了解决总线结构的通信瓶颈问题，片上网络(Network on Chip，NoC)作为一种新的芯片体系结构被提出。NoC的核心思想是将计算机网络技术移植到芯片设计中来。NoC和传统计算机网络有很多相似之处，但由于它是在单个芯片上实现的微型网络，需要考虑功耗和面积限制，以及复杂连线带来的时钟周期增长等问题。为了进一步提高NoC的性能，三维(three dimensions,3D)NoC的概念被提出，3D封装技术能缩短芯片上IP核之间的通信距离，减少延时，降低功耗，提高系统性能。因此研究适合在三维结构中布局的NoC拓扑结构具有重要的意义。在此研究背景下，本文主要进行了以下几个方面的研究工作：首先，本文介绍了Mesh等五种经典NoC拓扑结构，详细总结了3D Mesh和3D Torus的拓扑结构及其路由算法。通过实验仿真，评估了3D Mesh和2D Mesh的网络性能，在同等网络规模下，3D Mesh比2D Mesh有更好的网络性能。其次，超立方体拓扑结构具有优良的特性且适合在三维芯片中布局，本文实现了基于超立方体结构的三维片上网络，一方面结合了三维架构的优势，另一方面克服了超立方体结构在二维芯片中不易布局的缺点。理论分析表明，在吞吐量、网络平均延时、网络直径及功耗方面超立方体结构优于3D Mesh结构，在物理实现难度和芯片面积开销方面超立方体结构劣于3D Mesh结构。最后，利用实验仿真，在均匀负载、局部负载和热点负载模式下将超立方体结构与3D Mesh结构进行网络性能与功耗的比较。实验结果表明，当包注入率较低时，两者网络性能相当。随着包注入率的增大，超立方体结构比3D Mesh结构有更好的网络性能。另外，在三种负载模式下，超立方体结构的平均功耗比3DMesh结构分别降低了14.7%、2.3%、15.2%。