本文在分析比较了各种模数转换器(ADC)的结构特点后,并通过在MATLAB下进行的流水线ADC 的系统级仿真分析后,采用流水线结构完成了一个10 位20 兆赫兹采样频率的模数转换器的电路与版图设计,此电路是电视视频解码处理芯片的前级处理部分,完成模拟电视信号的采样功能。本设计为兼顾模数转换器的速度和精度,采用数字校正技术,以每级1.5 位的9 级流水线结构实现。输入端的采样保持电路和后续的级电路中的OTA 输入输出共模电压均相同非常便于其作为流水线ADC 的子模块使用,这得益于针对本课题指标所设计的折叠级联(folded cascade)跨导运算放大器(OTA),采用该经过优化的OTA 可以获得高速、高增益、大输出摆幅。仿真表明,这种结构的全差分OTA 在面积、功耗以及建立时间上都适用于本课题的性能要求。为了降低电路功耗,级电路设计中根据1.5 位流水线结构对精度要求的特点,采用了没有直流功耗的动态比较器,使得功耗和版图尺寸得以缩小。在版图的设计中,针对OTA 电路中的差分结构,其输入管采用对称交叉结构以减小工艺带来的失调误差。此电路在上华(CSMC)的0.6μm2P2M CMOS工艺下采用全定制设计,总面积为1500*1500μm~2。本课题的所有电路模块均通过了软件仿真验证,在此基础上对整个电路进行仿真的结果说明,所设计电路性能基本上达到视频处理的指标要求:电源电压为5V、分辨率10 位、采样频率20MHz,差分输入电压范围?1V~+1V,在20MHz 频率下工作时,整个电路功耗为69.4mW。