论文在充分调研和分析国内外单片集成电容式惯性器件的基础上，针对体硅MEMS集成技术现状，分析了各种集成工艺的优缺点，结合北京大学MEMS实验室的加工能力，详细研究了北京大学提出的深槽隔离技术，对深槽隔离技术在体硅MEMS单片集成上的应用进行分析，在此基础上提出了一系列工艺改进方案以及集成系统设计方法。　　介绍了MEMS加速度计的基本工作原理，并利用MEMS加速度计的工作原理完成了MEMS加速度计的等效力学-电学对应模型，并综合考虑MEMS加速度计的寄生参数给出了MEMS加速度计的电学综合模型。　　介绍和分析了已有的基于深槽隔离技术的集成工艺，并指出原有工艺在工艺流程内部的相互作用，对其中不足的地方加以改进。针对原集成方案中隔离槽制备工艺复杂，可靠性不高的特点，提出了一种新型的基于多步填充刻蚀技术的高深宽比隔离槽填充方案，高70μm，宽4μm的深槽被填充，并应用于集成加速度计中;指出了原来工艺在防footing效应和去残余硅过程中增加的保护（牺牲）层腐蚀过程中对金属互连的副作用，利用光刻胶的流动性和保型性提出了一种新的腐蚀保护方法;针对刻蚀过程中的长草问题，提出了一种基于表面预处理的刻蚀技术，能有效的控制长草问题。　　在集成电路设计环境中利用加速度计等效模型实现了与加速度计检测电路的整体设计与联合仿真，并完成了集成加速度计版图设计工作。改进了体硅单片集成工艺，并完成了流片工作。　　根据流片测试结果表明经本文优化后的体硅单片集成工艺能有效的集成高深宽比体硅MEMS结构，并实现结构各元素的电学绝缘特性。整套集成工艺对对CMOS电路基本器件电学特性影响不大，但是当电路规模扩大时就会导致电路失效。分析了电路失效的原因，并提出了一种新的基于增加钝化层和附加氧化层的电路腐蚀保护工艺，并利用钝化层和附加氧化层作为结构释放掩膜取代金属作为结构释放掩膜，有潜力更好的抑制长草问题，并对片上电路加以改进，针对CMOS工艺验证要求提出了冗余电路设计方案:利用简化功能电路来控制电路规模，提高集成器件可靠性;利用全功能电路来验证电路设计，为未来的集成系统改进提供高精度的检测电路预研方案。　　本文在最后对取得的成果做出了总结，提出了未来的研究工作展望和建议。