论文部分内容阅读
随着系统集成度的不断提高,片上系统SoC(System-on-Chip)将会是未来发展的热门方向。而模数转换器,作为片上系统中模拟电路与数字电路的接口,对SoC的性能有着重要影响。其中逐次逼近型模数转换器(SAR ADC),作为是一种常见的模数转换结构,因其简单的结构,较低的功耗和较小的面积,相比于同精度的Sigma-delta ADC或高速Flash ADC,能达到速度和精度的合理折中。同时由于电路中不存在复杂的模拟电路,对于不同时钟频率的应用都有较好的适应性,能让设计和调整变得更加灵活,方便了与其他电路进行集成,因此具有广泛的应用。并且随着CMOS工艺的不断进步,采样速率也不断提升,现在已经能够达到GHz级别,具有很大的发展前景。本文根据传统逐次逼近型(Successive Approximation)ADC结构原理,提出了一种低功耗SAR ADC电路结构,相比于传统ADC,功耗和速度都有了一定的改善。为了达到高速低功耗,本文在整体电路上采用异步时序逻辑控制结构。对于各个模块的设计做了如下工作:采样保持电路基于米勒效应进行设计,通过采样和保持阶段,采样电容容值的不同来降低电荷注入效应与时钟馈通效应;系统中功耗占比最大的比较器采用了动态预放大器结构,消除了静态功耗,有效的降低了整体功耗,从而来满足低功耗的设计要求;DAC阵列采用的是分段式电容结构,同时对电容的单调拉低至地的切换方式做了改进,对次高权重位电容做了拉高处理,使得共模电压的变化减小,降低比较器直流失调,相比传统DAC结构,分段式结构可以使DAC的整体功耗下降约90%;ADC的逻辑电路采用窗口式电路代替传统移位寄存器结构,输出结果直接与DAC和锁存器相连,再通过比较器的比较完成信号来触发窗口信号的生成,进而控制DAC和锁存器的工作状态,降低了系统无效的等待时间,速度和功耗都得到了优化。本文在Cadence仿真平台上,通过Spectre软件基于SMIC 0.18μm的工艺进行了电路的搭建和仿真。在输入信号为1MHz正弦波,采样频率为20MHz的条件下,实验的仿真结果如下:信噪失真比(SNDR)为57.14dB,无杂散动态范围(SFDR)为63.18dB,DNL和INL分别为0.43LSB和0.32LSB,电路的整体功耗为523μW,优值(Figure of Merit)为44.5f J/conv,基本满足了设计要求。通过对SAR ADC电路的设计仿真,验证了本文低功耗SAR ADC电路结构的可行性。