论文部分内容阅读
随着EDA技术的飞速发展,大规模可编程逻辑芯片CPLD/FPGA应运而生。因其可用硬件描述语言进行芯片设计、支持在线编程和在系统编程等优点应用于众多领域,尤其适合系统的开发阶段,但FPGA的控制能力不足。由于ARM具有高性能、低功耗、低成本等优点,成为移动通信、便携设备等嵌入式产品的首选。FPGA+ARM构建的系统可以优势互补,越来越受到人们的青睐。本论文的应用对象是“北斗”接收机的基带系统,传统的数字接收机都采用高端FPGA(内含NIOS)作为核心,但高端FPGA价格昂贵,且NIOS不够稳定。本文提出了基于AD+FPGA+ARM处理器的系统架构,使用ARM代替NIOS,并在ARM中嵌入实时操作系统μC/OS-Ⅱ,完成对整个系统的控制及部分数据处理功能,有效降低了成本,且增强了系统的稳定性。论文的第一章提出了本论文的研究内容,阐述了本系统的意义,嵌入式系统的发展概况,以及论文的组织结构。第二章是对可编程逻辑器件FPGA进行了深入的研究,包括FPGA的开发流程、配置模式,并提出了利用FLASH被动并行加载FPGA的方法。第三章是系统硬件结构设计。提出了系统硬件的总体结构设计思想,根据FPGA和ARM构建系统,采用高速A/D用于前端信号采集,增加了FLASH和SRAM作为扩展存储器,在FPGA上挂接IC卡用于“北斗”数据的加密;为满足系统工作要求,设计了系统的电源、时钟和复位模块,并给出了原理图和PCB。第四章是系统的软件设计。设计了ARM引导程序Bootloader,并成功将μC/OS-Ⅱ操作系统移植到ARM中。在FPGA中进行逻辑开发,完成与ARM的通信;在FPGA上外接显示屏并进行软件设计。第五章是对智能卡的研究开发。实现ARM对智能卡的读写,并根据智能卡协议ISO7816-3完成对智能卡的访问。第六章对全文进行了总结和展望,对北斗接收机的发展方向提出了自己的看法。