随着半导体技术的进步,集成电路的集成度在不断提高,整体规模不断扩大,芯片的功耗,尤其是因工艺尺寸不断缩小而引起的漏功耗增大成为重点研究对象。以Intel P4处理器为例,人们关注速度、可靠性和成本,忽略了低功耗需求,最终导致产品散热性差、信号丢失率高、封装难度大等诸多问题。为了能延长设备的寿命,提高集成电路的可靠性,对集成电路中的功耗的分析研究显得格外重要,并具有很大实用价值。大量实验结果表明,伴随着工艺尺寸的缩小,漏功耗已经成为功耗中不可忽视的部分,并引起了如封装、电源供电、信号完整性、散热等一系列问题。功耗增大及其产生的相关问题已成为大规模集成电路和片上系统亟待解决的问题。MOS电流模逻辑(MCML)电路,由于其较低的信号摆幅,以及与静态CMOS逻辑电路相比具有更高的工作速度和较低的功耗,从而引起了广泛的研究。数字电路可用传统布尔逻辑Traditional Boolean(TB)来实现,也可以用“或/同或”、“与/异或”等运算集为基础的Reed-Muller(RM)来实现。经研究,RM逻辑预测性、成本、面积、速度、功耗等方面,都比目前的TB逻辑更先进可靠,尤其是可测试性。RM逻辑优化了逻辑函数,减少了逻辑门的数目,缩短了相关器件的路径长度,大大提升了芯片的工作速度,减小了电路的总功耗。在RM逻辑和TB逻辑的研究中,RM逻辑受到研究人员的关注程度明显高于TB逻辑,并取得丰硕成果。目前绝大多数集成电路的设计都是基于逻辑单元库来实现的,但目前主流的EDA工具所搭载的逻辑单元库都是基于TB逻辑综合出来建立并优化的,其中很少包含基于Reed-Muller逻辑的标准单元库,而TB/RM逻辑的单元库几乎没有。因此,将TB逻辑和RM逻辑两种逻辑函数相结合,并建立基于两种逻辑的复合逻辑单元库,将该单元库应用到实际标准单元库设计中,以此来降低漏功耗,是一项意义非凡且具有广阔市场前景的研究工作。本文通过借鉴TB逻辑标准单元库的设计方式,来完成两种逻辑的映射,最终对比分析三种逻辑方式的电路功耗大小,来鉴定双逻辑映射的优势。本文结合当今世界前沿研究,通过使用主流EDA工具,对相关TB逻辑和RM逻辑电路进行仿真,比较其功耗,明确其对应的函数表达式,找出如何将两者进行复合成新的逻辑单元的方法。然后将基于不同结构的TB/RM逻辑函数进行分析综合,设计出一种低功耗电路结构的双逻辑函数,提取数据并对单元进行特征化处理,完成布局布线,最终设计出双逻辑映射标准单元库。本文需要阐述的相关内容如下:1、阐述了电流模电路在集成电路应用中的价值,对比了混合逻辑电路和TB逻辑电路在性能、功耗等方面的优势,强调了混合双逻辑电路的应用前景。2、主要介绍了两种主要的电流模电路,即单轨电流模电路和双轨电流模电路。重点阐述两者之间的特性以及优缺点,并介绍了单轨电流模电路设计的基本流程和设计过程中相关重要指标参数。3、主要介绍了从TB逻辑和RM逻辑引申到电流模TB电路和电流模RM电路的结构和性能,以及在设计时如何进行Hspice仿真,根据在不同约束条件下反复试验的结果来验证双逻辑电路在功耗方面的优化程度。4、主要介绍了常见的标准单元包,并分析了其性能特点,从而引申到一个电流模电路单元包版图库、物理库、时序库等相关基本流程的介绍。为了对本文设计的基于电流模的双逻辑电路映射方法进行验证,本文最后阐述了如何在原有的逻辑映射技术基础之上,分析“综合-提取-再综合”方法对结果产生的影响,提出了在特定约束命令的条件下TB/RM双逻辑映射的方法,以及如何有效地对两种逻辑进行复合,最后验证了该双逻辑电路映射效果能够达到预期的效果。