论文部分内容阅读
手机支付的安全性是手机支付业务得以大范围推广的因素之一。在基于2.4G射频技术的手机支付方案里采用基于AES算法和椭圆曲线密码算法（ECC）的混合加密体制，本课题的主要工作是实现一个高安全性、小面积的AES加密方案。本文首先阐述了AES算法的原理，包括AES算法的数学基础。AES算法高效、安全、使用灵活，且易于硬件实现。然后实现了一种基于亚稳态随机单元的真随机数发生器。真随机数发生器主要包括随机源单元和后处理模块，经过FPGA验证，通过嵌入式逻辑分析仪SignaltapII对输出结果进行采样，对采集到的随机序列作随机特性分析，研究影响随机特性的因素。最后是针对AES加密算法的ASIC设计，主要包括顶层模块、字节替代模块、列混合模块和轮密钥加模块。采用抗CPA攻击的设计方案，在AES的字节替代单元使用异构的S盒结构，利用随机数编码使字节替代单元的输入随机选择S盒进行运算。此方法有效的消除了信号和电路功耗之间的相关性，使得功耗攻击难度大大增加，增强了AES加密电路的安全性。本设计采用自顶向下（TOP-DOWN）的设计方法，用硬件描述语言Verilog HDL完成AES加密电路的前端设计，使用EDA工具进行了逻辑仿真和综合，经过FPGA验证，采用UMC0.25μm1.8vCMOS工艺，最终得到物理版图。方针和验证结果表明，该AES加密电路的设计满足高安全性、小面积的设计要求。