论文部分内容阅读
近几年,随着微电子技术的迅猛发展和半导体制造工艺的革新,存储器技术得到快速发展。DDR1DDR4工作电压越来越低的发展趋势,设计完善的DDR存储器电源系统供电方案迫在眉睫。本文以多功能、大负载、高效率、快速瞬态响应为目标设计了一款降压型DC-DC稳压器,满足DDR存储器电源系统供电和其他电源管理系统需求。本文首先阐述了降压型DC-DC稳压器基本拓扑结构、组成器件和工作原理,对CCM、DCM和BCM稳态特性进行理论分析和公式推导。在对比分析其几种典型控制模式优缺点的基础上设计了时间超前自适应导通时间谷值电流模控制（AOTVCM）模式,其兼备COT模式和电流模模式结构简单、稳定性高、快速瞬态响应、无需斜坡补偿以及精确的电流检测等性能优点。设计了内置伪PLL使系统可根据实际工作频率偏离内部时钟OSC输出参考频率的程度自动调节功率管导通时间,抑制了信号传输延时、电路寄生效应以及死区时间等引起的系统频率波动问题,确保系统工作频率单一,降低了EMI处理难度。设计了跨导线性环电路实现了系统工作频率自适应实时跟踪内部时钟OSC输出参考频率,降低了内置伪PLL电路设计难度。设计了外同步PLL,配合内置伪PLL形成双PLL控制系统,实现了系统内外频率锁定,确保芯片在双相甚至多相并联使用时频率同步。此外,设计了内外两种软启动电路满足不同使用环境对启动时间的要求、宽摆幅误差放大器实现芯片Sink和Source功能、轻载可选Burst模式提高转换效率和全负载可选FCCM模式减小输出电压纹波。集成了过温保护、过压欠压保护、限流保护等保护电路以确保芯片安全工作。本文设计了一款兼备Sink和Source自适应导通时间控制的降压型DC-DC稳压器芯片——XD1999B,以单片集成双通道降压型DC-DC稳压器和低噪声Buffer为实现方式,提供DDR存储器电源系统电源电压VDDQ、总线终端电压VTT以及参考电压VTTREF。并基于0.18μmBCD工艺,采用Cadence工作平台spectre仿真工具完成了关键模块电路设计与仿真验证和系统软启动、瞬态响应性能、工作频率特性仿真验证。仿真结果表明芯片具有500KHz4MHz工作范围和全负载跳变输出电压恢复时间小于25μs,实现了多功能、大负载、宽频且频率稳定、快速瞬态响应等设计目标。