本文主要研究随机缺陷导致版图出现短路故障的情况。首先分析了在工艺制造过程中出现随机缺陷的类型及其引起版图出现故障的机理，介绍了短路关键面积的含义及模型，分析研究了短路关键面积的提取方法及已有的邻接矩阵存储结构。由于短路关键面积的特性，采用已有的储存结构会导致空间的浪费，故本文给出了一种新的短路关键面积的存储结构，这种存储结构在空间上取得很大的改进。此外，本文进一步研究了短路关键面积的缩小。通过把版图转化为图像，从图像角度出发，结合数学形态学膨胀算法原理，提出了一种新的短路关键面积缩小算法。文中还给出了两种实现该缩小算法的方法：可移动空间试探法和可移动距离中值法，并对这两种实现方式进行了简单的分析。本文提出的这种缩小算法不但考虑了缺陷的真实轮廓特征和粒径分布特征，而且不受版图线网的形状的制约，为版图优化提供了更准确的依据。在此基础上，本文基于邻接表实现了COE（CriticalArea On Edge Network）网的构造及关键路径的提取，并利用关键路径和可移动空间试探法实现了短路关键面积缩小。实验结果表明基于COE网的短路关键面积缩小方法能较快地实现短路关键面积的降低，从而实现了版图优化系统性能的改进。