本文研究内容是北京微电子技术研究所“十五”航天专用容错处理器课题的组成部分，作者系统深入地研究了基于航天及空间应用的并行与容错单片多处理体系结构。所做的主要研究工作及其创新点如下：1、作为主要完成人之一，实现了基于SPARC V8结构的容错32位RISC处理器BM3801设计，并流片测试成功。芯片采用0.18um SMIC工艺，硅片面积5×5 mm~2，芯片面积4.5×4.5cm~2，功耗180mW。2、提出了分段最佳一致收敛(convergence)的线性拟合方法，用以产生浮点除法／开方运算中迭代的初值，与Goldschmidt算法采用查找表ROM结构相比，初值产生电路面积减小了1／3；与基16 SRT算法相比，双精度除法性能提高了1.8倍。3、研究实现了结构简单且用同一组硬件实现三角，双曲，指数以及对数函数等超越函数处理器，并且面积小，功耗可控。4、提出了可动态配置为不同运行模式的单片双核处理结构，以满足航天不同应用领域或飞行器不同飞行阶段的需要。当需要高性能运算时，可动态配置为双核并行；当需要强容错时，可配置为双核冗余容错结构，并且当某单处理器发生永久故障时，自动降级为单处理器执行，以完成航天器飞行过程中最基本任务。5、提出了两级容错结构：底层容错由单处理器的容错机制实现，上层容错由双核冗余机制实现。该结构显著提高纠检错能力，能直接在处理器流水线内部快速纠检错。能够纠正时序电路单位错和双核非同一地址寄存器及cache的多位错，以及组合电路的瞬时错，纠错时间只需5—25个时钟周期。而容错单处理器一般只能纠时序电路单位错；双核单级冗余容错方法纠错时间需要数千个时钟周期，且无法纠检双核共用的存储器错。6、基于Minsky’s RN1的修改的胖树结构，提出了基于优先级的消息传输机制，减少了片上互联网络中消息包负载严重时容易发生的活锁；为了实现消息在互连结构上的可靠传输，研究实现了在片上互联结构上硬件支持的幂等消息传输机制。