论文部分内容阅读
随着物联网的发展以及人工智能的兴起,芯片的需求变得越来越多样化。传统的芯片开发模式设计周期长、投资风险高,这些因素严重影响芯片的发展,使用更敏捷的开发方式成为了新时代芯片开发最主要的诉求。对可靠性要求极高的抗辐照芯片的开发也存在着同样的问题,将芯片敏捷开发方法引入到抗辐照芯片的设计中,从而加快抗辐照芯片的开发速度,这对我国航天事业以及核物理的发展具有重要意义。本文在深入研究芯片敏捷开发方法的基础上设计了基于FIRRTL(Flexible Intermediate Representation for RTL)的抗辐照加固敏捷开发平台。该平台包括前端、中间转换以及后端三个部分。前端用来解析Chisel格式和FIRRTL格式的硬件描述文件,解析之后的硬件描述被以抽象语法树的形式传递给中间转换部分。中间转换嵌入了本地三模冗余(Local TMR)加固算法和基于SCC(Strongly Connected Compoent)的分布式三模冗余(Distributed TMR)加固算法,用于对输入的电路进行三模冗余加固处理。后端部分通过调用FIRRTL框架中的Verilog生成器将三模冗余之后的硬件描述转化为Verilog描述。采用Scala语言,开发平台的各个部分。将使用Chisel HDL和FIRRTL描述的电路模块作为该平台的输入进行处理,得到具有三模冗余描述的Verilog文件。将Chisel HDL描述的硬件和FIRRTL描述的硬件转化为Verilog文件描述,使用VCS仿真工具对原始的Verilog文件和具有三模冗余描述的Verilog文件分别模拟并进行对比,验证该平台功能的有效性。使用错误注入工具对生成的Verilog文件进行错误注入,验证该平台生成的文件具有抗单粒子翻转的功能。搭建RISCV处理器的最小系统,对经过平台处理的RISCV处理器进行测试,验证了该平台具备以三模冗余方式加固RISCV处理器的能力。