论文部分内容阅读
随着移动互联网与信息技术的发展,图像视频等多媒体数据在无线信道中的传输变得越来越重要,然而无线信道的带宽有限,人们对图像传输质量和速度的要求却越来越高,传统的静态图像压缩标准JPEG已经无法满足这些要求,在这样的背景下,JPEG2000作为新一代静态图像压缩标准,由国际标准化组织(ISO)与国际电信联盟(ITU)共同提出并发布。JPEG2000标准同时支持有损压缩和无损压缩,支持图像按质量或分辨率进行渐进传输,支持感兴趣区域编码,在低码率下可以保持良好的图像质量,在移动互联网等许多领域具有广阔的应用前景。SOPC是一种用于嵌入式系统开发的可编程片上系统。SOPC基于FPGA,集成了处理器、存储器、I/O和各种可编程逻辑等,具有成本低、设计灵活、处理速度快和可升级等诸多优点。本文基于SOPC技术,设计了JPEG2000编码系统整体架构。本文对JPEG2000标准进行了介绍,并重点研究了JPEG2000 Tier-1编码算法部分,分别对位平面编码和算术编码的基本原理与算法流程进行了仔细说明。本文还对JPEG2000感兴趣区域编码算法进行了研究,基于改进的ROI算法,本文设计并实现了一种非感兴趣区域Tier-1编码提前截断电路,该电路模块根据输入的感兴趣区域坐标,可以识别各编码码块是否位于感兴趣区域之内,若不在,则对该码块进行Tier-1编码提前截断处理,这样在保证感兴趣区域图像质量的前提下,节省了系统的资源消耗,提升了系统的编码效率。本文还研究了JPEG2000标准文件结构与码流组织,并设计和实现了JPEG2000码流组织电路,该电路模块有效封装了编码数据并将其按照JPEG2000标准格式要求进行输出。本文所设计电路均采用Verilog HDL语言予以描述,并使用Modelsim、Matlab等软件联合仿真,在Xilinx FPGA上进行综合验证。本文所有设计均采用Xilinx公司XC7Z020-CLG484-1 FPGA实现,实验结果表明本文所设计电路最高时钟速率可到达147MHz,逻辑规模为21144 slices。