随着无线通信网络的飞速发展，一方面人们对数据传输速度的期望不断提高，各种速率越来越高的无线通信协议也应运而生。UWB就是在这种趋势下产生的。另一方面，人们希望能够实现无线传输网络的低成本、低功耗，而现代CMOS器件的发展，使得低成本、低功耗的CMOS全集成的射频收发机成为可能。而MB-OFDM UWB的系统要求也表明它非常适合于用CMOS来设计实现。 本文以基于MB-OFDM UWB射频收发机应用的频率综合器为出发点，研究了频率综合器的系统级设计理论，并且采用JAZZ 0.18um RF CMOS工艺具体设计实现了频率综合器中间的关键模块正交压控振荡器和除法器，并且研究了该频率综合器体系结构中的锁相环的环路设计部分。测试结果表明QVCO的相位噪声能够满足设计指标的要求，在100kHz频偏处的相位噪声为-90.4dBc/Hz，1MHz频偏处的相位噪声可以达到-116.7dBc/Hz。 本文首先讨论了UWB频率综合器的系统设计，从MB-OFDM UWB的系统指标出发，研究了UWB射频收发机中频率综合器的性能指标，包括频率综合器的点频相位噪声要求、Spur要求、积分相位噪声要求等，并且最终确定了UWB频率综合器所采用的结构。 接下来是具体电路的设计，包括压控振荡器的设计和除法器的设计。文中首先确定了本次设计所采用的QVCO的结构，并且通过仿真分析了该结构在性能上的优异性。总结了正交压控振荡器(QVCO)的优化设计以及设计流程，其中还详细分析了该QVCO采用的数字电容调谐阵列(DCCA)结构较之普通结构的优点以及它对VCO频率调谐范围的影响。除法器的设计，包括高速SCL除法器和数字除法器的设计。该部分结合了定量和定性的方法，分析了SCL除法器的最高工作频率、偏置电流的设置以及动态工作特性。 接着讨论了锁相环环路稳定性设计的两种方法，按照开环相位裕度最大法设计了环路滤波器的参数，基于噪声估计优化的环路参数的设计方面讨论了如何选取环路带宽使得环路的输出相噪最低，最后提出了根据PVT变化调控电荷泵电流来保持环路稳定性设计的方法。 最后，对本次设计实现的压控振荡器和整个锁相环进行了测试。结果表明QVCO的性能能够满足系统的指标要求。