论文部分内容阅读
电容作为一种主要的无源器件在集成电路的设计应用中越来越多。而MIM（Metal Insulator Metal）电容凭借其低寄生电容,低接触电阻的优点在0.11μm/0.18μm线宽工艺中广泛应用。MIM电容以金属作为上下极板,在0.11μm和0.18μm线宽工艺中分别采用铜和铝作为电极。电容介质在生产中一般选用氮化硅（Silicon Nitride）和二氧化硅（Silicon Oxide）,两种电容介质膜通常都是采用PECVD（Plasma Enhance Chemical Vapor Deposition）的工艺进行制备。二氧化硅作为常用层间绝缘膜,在早期开发的0.18μm线宽铝金属互联工艺中被采用并在实际生产中一直应用,但是在电容密度从1fF/μm2到2fF/μm2开发的过程中,二氧化硅作为电容介质膜在厚度减薄制备时会因为成长时间太短而导致的射频功率表现不稳定无法实现常规生产。本文针对0.18μm工艺中2fF/μm2电容密度的开发问题,通过分析比对研究并提出解决方案。根据电容理论公式,在减少二氧化硅厚度走不通的情况下,尝试应用更高介电常数的氮化硅替换二氧化硅作为0.18μm工艺MIM的电容介质膜,然后由氮化硅展开试验设计验证,并通过优化制程气体配比得到更优介电常数的氮化硅薄膜,然后经过I/V和TDDB测试,验证2fF/μm2 MIM电容达到电性要求且工艺窗口足够。在更小线宽尺寸0.13μm铜制程工艺中,本文就在实际应用中常常反馈的MIM电容击穿问题,通过分析研究MIM电容失效的可能原因,针对氮化硅和铜晶丘问题设计综合验证实验,然后根据氮化硅性质尝试通过调SiH4与NH3的流量配比来改善电容的击穿电压稳定性。为寻求更优氮化硅电容介质,对其可靠性进行深入研究,发现对于氮化硅中Si含量占比直接影响氮化硅膜质折射率、应力、介电常数的变化,结合氮化硅的应力问题及折射率、应力、介电常数的变化趋势,研究设计出新的氮化硅淀积程式Low RI+High RI+Low RI的三明治结构,Low RI薄层氮化硅既可以缓冲氮化硅与金属间应力又不会对电容密度造成影响,于是通过鱼骨图分析成膜工艺中对RI影响的因素,并对主要影响因素进行综合分析,然后设计试验验证,找到既薄且RI低的Low RI参数设定范围。通过TDDB可靠性测试,新的氮化硅程式淀积的MIM电容寿命相比旧的氮化硅可靠性能得到明显提升,在产品的应用中,良率与常规良率水平相当且稳定。