依照摩尔定律发展的超大规模集成电路已进入至深纳米级节点,受限于日益严峻的短沟道效应,传统CMOS器件难以继续满足高速发展的半导体器件技术要求。在较低功耗下拓展晶体管的功能,是后摩尔时代半导体器件设计的新兴研究热点和长期追求目标。借助于不同的电学偏置,基于肖特基结带带隧穿的可重构晶体管（RFET）可同时实现N型和P型导电,即在晶体管级拓展了传统晶体管的功能,从而以更紧凑的逻辑门实现功能更强大的电路系统,为未来集成电路技术发展提供了新途径,为3～5 nm节点强有力的候选器件。另外,在航空电子领域,航空应用集成电路的高度集成化、小型化和轻量化是发展的必然趋势,因此RFET可重构的性质对于航空航天等空间辐射领域而言具有巨大的应用潜力。但不容忽视的是,空间环境中的各种辐射效应会给集成电路带来不可估量的挑战,导致电子系统性能下降和一系列可靠性问题。因此,评估器件的抗辐照能力是将其应用到航空领域前不可或缺的环节。本文主要探究了RFET器件及其单元电路的辐射效应,具体研究内容及成果如下:一、提出了一种RFET总电离剂量损伤（Total Ionizing Dose,TID）效应的TCAD仿真评估方法,并针对RFET器件及SRAM单元电路开展了TID效应的研究。结果表明,当RFET偏置于N-FET和P-FET时,经过40 Mrad（Si）的辐照后其阈值电压(Vth)分别降低了83 m V和增加了57 m V,即N-FET对TID效应更为敏感。并且位于源端侧墙中的氧化物固定陷阱电荷(NotSSpacer)是导致RFET辐照后性能下降的主要原因。控制栅极电压(VCG)和源端侧墙的长度(LSSpacer)对TID辐照响应的影响最为显著,VCG越小,LSSpacer越短,TID效应的耐受性就越强。由于辐照后N-FET的Vth降低,导致基于RFETs的SRAM单元电路的读取静态噪声容限在辐照后亦减小。二、仿真评估了RFET器件的位移损伤效应（Displacement Damage,DD）。发现只有在质子注量高于7.5e17 cm-2的情况下,RFET器件才会发生明显的电学性能退化,此时N-FET开态电流下降了19.41%,这说明RFET器件对DD效应具有较强的免疫能力。在此基础上,深入讨论了DD效应关于电极偏置以及结构几何尺寸的依赖性,结果表明DD效应主要表现出与VPG(VDS)成负（正）相关,与纳米线直径DNW(LSSpacer)成正（负）相关的依赖关系。三、探究了RFET器件及单元电路的单粒子瞬态效应（Single Event Transient,SET）。当重离子垂直入射器件沟道中心,LET=10 Me V·cm~2/mg,特征半径（wt＿hi）=1 nm时,N-FET的漏端峰值瞬态电流可高达0.237 m A,远高于辐射前饱和驱动电流2.22μA/μm。VDS对SET效应的影响尤为显著,较高的横向电场会使SET效应发生恶化。此外研究还表明,粒子撞击处的电场越强且距离漏端越近、撞击角度越小,SET效应越严重。基于RFETs的NAND2/NOR2逻辑门电路的混合仿真结果显示,当LET=6 Me V·cm~2/mg,撞击时间为输入信号变化沿的末端时,NAND2/NOR2逻辑门电路的上升相对传播延迟分别高达34.49%和11.59%,下降相对传播延迟分别高达35.04%和52.38%。综上所述,本论文对RFET器件的TID效应、DD效应以及SET效应进行了详细的研究,并对基于RFETs搭建的SRAM单元电路的TID效应以及NAND2/NOR2逻辑门电路的SET效应展开了进一步的探索。本文的工作对于RFET器件的辐射加固以及基于RFETs电路的抗辐照设计具有一定的参考意义。