近年来,随着通信、计算机和多媒体技术的日益进步,对存储器的容量和性能提出了越来越高的要求。现代处理器性能以60%的年增长率飞速发展,相比之下,处于不同工艺下的DRAM的时滞和带宽的改进却分别只有7%和15%～20%;因此,存储器性能已经成为计算机系统性能提升的瓶颈。同步动态随机存储器SDRAM因其容量大、读写速度快、支持猝发式读写及相对低廉的价格而得到了广泛的应用。SDRAM存储器有复杂的时序要求,需要定时刷新,因此必须设计SDRAM控制器。本文在研究SDRAM存储器基本操作以及传统SDRAM控制器功能的基础上,提出了多种资源共享SDRAM的设计方案,首先分析顶层模块的功能,再将其功能分类细化,分配到不同的子模块去实现,然后自底向上的先逐步完成了初始化、自动刷新、读写、仲裁器等功能子模块的具体设计,最后将子模块相互连接生成顶层模块。本文从总体架构设想到具体逻辑设计都做了详细的描述。实现了控制器初始化、自动刷新、自动刷新读操作、自动刷新写操作、优先级仲裁等基本操作,并运用Verilog语言进行代码描述并通过功能仿真证明控制器的功能和时序逻辑的正确性。