论文部分内容阅读
频率综合器是无线射频收发机中核心模块,为收发机提供稳定、可编程本振信号。IEEE 802.11 a/b/g多模无线收发机载波频率最高为5.825GHz,为了能应用于零中频系统架构,频率综合器最高频率需要工作在10GHz以上,给设计和实现带来了极大挑战。本文以IEEE 802.11 a/b/g多模零中频收发机应用为背景,研究和实现了一款8.65-11.2GHz低噪声ΔΣ分数频率综合器。首先,论文讨论了频率综合器非理想因素对无线射频收发机系统的影响,根据802.11a/b/g系统协议,推算出了满足该协议频率综合器的性能指标。其次,介绍了锁相环频率综合器的工作原理和基本模块功能之后,分析了频率综合器系统中各个模块相位噪声在闭环传递函数作用下的频响特性,由此总结出频率综合器系统设计步骤和系统噪声的优化方法。接着,针对电路关键模块,深入研究了10GHz频率综合器关键模块电路低噪声以及设计技术：1)9-12GHz低噪声VCO振荡器研究与设计,通过理论分析与计算,得到了影响10GHz频段VCO相位噪声的因素,提出了源极负反馈电流型压控振荡器结构以及开关电容阵列开关晶体管优化策略；2)电荷泵电路研究与设计,分析了电荷泵电路非理想因素对频率综合器性能的影响以及现有电荷泵电路的优缺点,在此基础上重点介绍了一种低电流失配、低电流变化电荷泵的设计思路和方法；3)高灵敏度超宽带二分频器研究与设计,分析了制约二分频器灵敏度的关键因素,提出了一种频率自适应二分频电路；4)低压差线性稳压器研究与设计,分析了LDO对降低频率综合器噪声的必要性,针对目前LDO稳定性与功耗、稳定性与电源抑制比之间折中的问题,给出了一种基于动态极点补偿技术；5)此外针对降低ΣΔ调制器量化噪声问题,采用了一种步长为0.5的7.5/8预分频器结构以及三阶单环ΣΔ调制器结构。最后,基于0.13μm RF CMOS工艺设计了一款适用于802.11a/b/g多模零中频系统的频率综合器,芯片测试验证了本文提出降低噪声技术和方法。本文频率综合器频率锁定范围：8.75-11.26GHz,带内相位噪声小于-84dBc/Hz,积分相位误差小于1.18°,参考杂散小于-60dBc,功耗39.6mW,芯片面积1.26×1.44 mm2(含PAD和ESD电路)。