可变长解码器广泛用于各种视频压缩标准中。本文设计了一种适用于AVS和H.264两种标准的可变长解码器。AVS是我国自主开发的视频编码标准,而H.264是国际上性能很好的一个视频编码标准,研究设计同时支持这两个标准的解码芯片,不仅使得芯片的功能更强,而且对于以后的双模或多模视频解码芯片的研究具有重要的意义。虽然AVS和H.264两种标准在算法上有不小的差别,但它们之间还是存在着共性,本设计利用了两者的共同点,采用了模块复用的设计方法,这种方法大大减小了芯片的面积,也就意味着减小了芯片的成本,提高了芯片的市场竞争力。 由于本设计支持高清晰度和标准清晰度的视频码流,数据量大,一次一位的串行结构不能够实现实时解码,所以在本设计中,我们采用了桶型移位器和累加器的组合来实现并行结构,以获得更高的解码速度。 在设计方法上,我们采用自顶向下的设计方法,首先进行系统结构设计,并用C语言设计了系统模型,由C模型为RTL的仿真提供测试向量,我们在设计的各个阶段都进行了仿真,以保证每个阶段设计的正确性。针对仿真后的RTL代码,对解析AVS和CAVLC(Context-based Adaptive Variable Length Coding)的码流进行了周期分析,并通过了FPGA验证,在FPGA上能够实时解码标准清晰度视频。ASIC综合使用了SIMC的0.18μm CMOS单元库,用Synopsys的DesignCompiler进行综合,综合及仿真结果表明,该设计能够实现高清晰度视频的实时解码。