由于数字电路的集成度高、抗噪声能力强,并且随着生产工艺的进步可以非常有效和迅速的提升性能指标,这些优点使得数字电路在近年来被大量研究和应用,同时也快速稳定的发展。传统的数字系统追求是高性能,但在一些应用场景中,功耗已经超越性能成为优先级最高的目标。低功耗设计非常引人注目,超低功耗数字系统设计也逐渐受到关注。对于数字集成电路来说,工作在传统的强反型区无疑意味着较高的功耗和较小的延迟,为了寻求低功耗的解决方案,必须摸索在传统强反型区之外其它的可能性。亚阈区则是一个近年来的研究热点,如果能使电路工作在亚阈区,由于极低的工作电压,则较传统电路而言必然会有更低的功耗。快速傅里叶变换(FFT)处理器作为数字信号处理的核心,在数字电路中有相当重要的作用。本文从超低功耗设计理论开始,对亚阈值数字电路理论进行了研究,讨论亚阈值数字标准单元库的建设与使用。并且根据低功耗设计方法,分析选取了适合于超低功耗设计的结构,研究了FFT处理器这一数字系统的超低功耗实现。本文最终实现了一个可以用于亚阈区的FFT处理器数字系统,并对其进行功能验证及仿真。本课题设计的FFT处理器可以根据外部需要进行配置,从而进行16点至1024点的FFT运算。其基本参数的仿真结果为在1.2 V工作电压下频率达到100 MHz,功耗为2.2 mW;工作在亚阈区0.3 V时,频率可以达到300 Hz,功耗为6μW。