近年来,随着集成电路技术的快速兴起和数字信号处理技术的高速发展。生物医疗中的生物电子信号、生活中的音频信号和精密仪表检测的信号等模拟信号需要先转换成可靠的数字信号再做进一步处理。由于这些信号幅度波动范围较大、频率低,因此一般前端需要一个可控增益放大器,再级联高精度模数转化器(Analog to Digital Converter,ADC)来对信号进行信息采集。由于离散时间ΣΔADC的过采样、噪声整形和抽取滤波等技术能实现更高精度的模数转换和更宽的动态范围,并且离散时间结构的ΣΔADC容易集成,性能优越,可以实现较高的高精度,因此近年来ΣΔADC是一个研究热点。本课题以高精度离散时间ΣΔADC为研究对象。由于ΣΔADC的输出性能主要由ΣΔ调制器决定,因此设计了一款高精度的离散时间ΣΔ调制器。其主要工作内容如下:(1)选用三阶一位量化级联前馈型离散时间调制器的结构,在Matlab软件中的simulink环境下建立了调制器的限幅模型,并兼顾调制器的环路稳定性。同时建模分析了电路的非理想因素,主要包括采样开关噪声、运放的等效噪声、时钟抖动、运放的压摆率、运放的增益带宽积和运放的直流有限增益等因素。在综合上述非理想因素的条件下,调制器模型的输出有效精度为19.67bits。(2)接着本文采用了TSMC 0.18μm CMOS工艺,在3.3V的电源电压的条件下进行了调制器电路的设计。通过利用增益自举技术提高了运放增益,消除死区效应的影响。采用了开关斩波技术来去除积分器的1/f噪声和失调,优化了电路噪声性能。采用了共模反馈技术来稳定积分器直流工作点。同时设计了一款预放大可再生锁存比较器,利用输入级电容补偿的方法消除了比较器的回踢噪声,从而提高了调制器的输出精度。最终调制器电路的前仿真结果表明,在时钟频率为16.384MHz、过采样为128倍、采样率128kS/s、输入信号频率为14kHz、信号Vpp为2.2V,调制器电路的输出信噪比为98.1dB,对应有效精度为16.00bits,整个调制器的功耗15.98mW。(3)最后绘制了整体调制器电路的版图并进行了后仿真,其中版图的核心面积为430μm×180μm。与前仿真相比,在其他条件不变的情况下,调制器输入信号频率为30kHz时,调制器的输出信噪比为96.2dB,对应有效精度为15.69bits。