随着混合集成电路规模的不断扩大和设计复杂度的不断提高,对其测试所遇到的困难越来越多,导致测试功耗也随之大幅度增加。目前,测试功耗是影响测试及生产成本的主要因素,为降低混合集成电路成本、提高市场占有率,需将降低测试功耗和设计低功耗的测试方法作为研究指标。　　对混合信号电路测试功耗做优化设计所需的工作包含三个方面内容:分析混合信号电路测试方法;找出测试功耗来源;对测试功耗进行优化并验证是否达到优化效果。　　在测试方法方面,分析了混合信号电路的边界扫描测试和基于DSP的测试方法。研究了测试功耗的来源,并将其分为三类,分别做了低功耗设计:针对测试条件所产生的功耗进行建模并做出估计,从模型估计公式入手分析降低测试功耗的几种方法;针对测试设备所产生的功耗,对测试系统中部分模块做了基于低功耗的修改;针对不同测试激励引起的功耗,采用了遗传算法搜索最优的低功耗测试激励。　　以混合电路的典型代表ADC为例,对低功耗测试激励以及低功耗测试系统进行了验证。验证结果表明:低功耗测试激励与优化前相比,有效的降低了测试功耗;而修改后的测试系统也缩短了测试时间,从而降低了测试总功耗。　　本研究所做的工作在混合信号电路测试功耗优化方法中具有一定的创新性和实用性,对电子测试领域的发展具有积极的意义。