在模拟数字转换器(ADCs)的世界里,逐次逼近寄存器(SAR)ADC有着独特的地位。尽管逐次逼近型模数转换器由于自身架构决定其需要过多比较次数去实现一次完整的量化,致使其速度与闪速和流水线结构的模数转换器相比速度不存在优势,但是与上述两种结构的ADC有所不同的是,逐次逼近型模数转换器具有结构简单、高能效并在先进工艺下适应性很好的特点。基于这些特点,近年来模拟工程师和高校研究者们提出各种新技术和结构来提高SAR ADC的采样率,从而使SAR ADC在中等精度(8~10比特)上百兆采样率的模拟数字转换器架构中脱颖而出,广泛应用于无线通讯系统、硬盘读取通道以及光纤网络中。本论文钻研单通道高速低功耗SAR ADC的设计。本文在完成对高速SAR ADC设计难点及实际问题进行分析建模的基础上,采用40nm CMOS工艺,1.2V供电电压下设计并实现了一款10比特采样率336MS/s的SAR ADC。为了提高ADC的转换速度,本文提出加快控制逻辑部分速度的技术;另外为了降低面积和功耗,在数字模拟转换电容阵列(DAC)上进行改进,最后将单位电容确定为1fF。通过优化和精心设计我们的电路和结构,本款SAR ADC实现了成功流片和测试。测试结果显示,1.2V供电下,采样率为336MS/s、频率为11.171MHz正弦波输入信号下,SNDR峰值56.79dB,SFDR为72.8dB,有效位数ENOB为9.14。