本论文的研究目标是设计并实现一块应用于综测仪中的能够满足LTE-A处理能力的基带处理板卡。作者主要参与了该板卡的方案设计、芯片选型，负责了原理图设计、PCB设计、板卡调试与功能验证和产品化自检设计。本论文主要内容如下:　　第一章绪论主要介绍了本论文的研究背景。　　第二章提出了基带处理板卡的设计方案框架，首先概要介绍了综测仪的系统结构以及基带处理板卡在其中所处的位置，然后分析了基带处理板卡的系统需求，最后给出了基带处理板卡的单板设计方案。　　第三章主要完成了基带处理板卡的原理图设计，首先完成了DSP芯片的选型及其高速接口的设计，然后完成了FPGA芯片的选型及其重要接口的设计，最后完成了板卡的公共部分电源系统、时钟系统和配置系统的设计。　　第四章主要完成了基带处理板卡PCB的设计，首先完成了基带处理板卡PCB的叠层结构和阻抗控制方案的设计，然后依次完成了板卡的布局、布线，并最终完成板卡的PCB设计。　　第五章主要完成了基带处理板卡的调试和功能验证，重点完成了板卡电源系统、时钟系统、配置系统的调试，以及板卡高速接口包括DDR3接口、SGM(Ⅱ)接口、AIF2接口、SRIO接口、Hyperlink接口、PCIE接口和EMIF接口的调试和功能验证。　　第六章完成了基带板卡的产品化自检程序，包括DSP自检程序、FPGA自检程序和MFC显示界面程序，涵盖了板卡芯片程序动态加载的自检、硬件接口功能的自检、板卡编号等自身信息的自检等内容。　　最后一章是对本论文的总结与展望。　　基带处理板卡是综测仪的核心组成部分之一，本文设计的基带处理板卡已经通过了验证，满足了使用要求，对综测仪的开发及发展具有重要意义。