论文部分内容阅读
在现代电子系统中，FIR数字滤波器以其良好的线性特性被广泛使用，属于数字信号处理的基本模块之一。在工程实践中，往往要求对信号处理要有实时性和灵活性，而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。随着可编程逻辑器件和EDA技术的发展，使用FPGA来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性，越来越多的电子工程师采用FPGA器件来实现FIR滤波器。
本文对基于FPGA的FIR数字滤波器实现进行了研究。本论文所做的主要工作如下:
1、以FIR数字滤波器的基本理论为依据，针对滤波器设计过程中对系数量化引入量化误差的问题，对滤波器系数进行变长优化，减少了量化误差对滤波器幅频特性的影响。
2、分别使用加法树结构、分布式算法为滤波器的硬件实现算法，并对两种算法的优化进行了详细的讨论。对分布式算法中查找表规模过大的缺点，采用拆分查找表和OBC编码方式使得硬件规模极大的减小。对于加法树算法，采用RAG-n算法以优化加法树逻辑深度为目的的算法以达到高速，同时采用ReMB结构优化面积。
3、运用两种算法给出了实现一个16阶的FIR低通滤波器的设计实例。在Xilinx ISE的环境下，采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用Verilog语言进行了各个功能模块的设计，最终完成了FIR数字滤波器的系统设计。综合到Virtex-II系列FPGA中，并用Modelsim软件进行了仿真，证明所设计的FIR数字滤波器功能正确。由此从了两种算法的仿真结果对两种算法进行分析和总结。