在多功能高密度集成电路中,芯片巨大的面积和高速的时钟信号使得许多原来在长沟道芯片中可以被忽略的寄生效应变得必须被重视。在实际的芯片设计中由于衬底情况的不同而导致的器件性能差异促使我们需要建立一种研究衬底情况的方法。而本文所做的工作就是去建立一种简单明了的电路模型来分析和研究由于衬底的寄生电阻而引起的电路性能改变的寄生效应,并且将此方法推广到各种条件。从以往的研究来看,对于衬底寄生参数的研究基本上是针对MOS管垂直下方的衬底情况。相对应的仿真模型和计算公式也都比较成熟,而本文则是要在前人的基础上加入MOS管与MOS管之间的一些衬底因素,从一个完整的物理结构上对衬底效应进行研究。由于在一般的电路设计时MOS管外的衬底都不会给予特别的考虑,而且CAD工具也不会提取MOS管以外的衬底参数。所以本文所提及的仿真及建模方法正好补充了这面的需求。此方法对于高速高精度的电路设计也是个很好的参考。在文章中,我们在现有的MOS器件模型的基础上再组建一个寄生的衬底模型,然后利用此模型逐一对单个MOS器件,具有累积效应的数字电路和部分基本模拟电路进行了仿真实验和分析。从仿真的数据结果,我们可以清楚地认识到衬底寄生电阻所带来的衬底电压的不稳无论在数字电路还是模拟电路中都会产生一定的影响。然而有了仿真数据作为依据,电路设计者就可以此为依据,从设计规则上做出更严格的要求,在电路设计上也可以做出相应的保障电路,使得电路设计顺利进行。