集成电路是当今世界信息系统的重要组成部分,小到具有低成本和灵活实施特点的物联网,大到要求精密稳定的航空航天和国防领域,其用途极其广泛。但是,基于集成电路的硬件安全性极度缺乏,很少被主动发现并成功修复而成为可信系统中的薄弱环节。为了提高硬件系统的安全性,可以通过底层电子设备本身提供的硬件原语来实现。作为新型硬件安全原语,物理不可克隆函数（PUF）的引入为硬件安全问题的解决提供了一种新颖的思路,扮演着“安全卫生”的角色。针对现有的PUF电路方案在电路硬件复杂度、硬件资源开销和鲁棒性上不能兼顾的问题,本文提出了几种新颖的PUF电路设计方案。本文利用AMD Xilinx公司的SRAM型FPGA,通过理论分析、结构设计和性能评估,研究了关于激励响应对的优化、稳定性的提高、硬件资源消耗和复杂度的降低等关键技术,为FPGA硬件安全防护提供新的方案的同时,能够为集成电路安全技术的实现提供参考。具体来说,本文的主要研究内容和创新点如下:1.针对目前常用的环形振荡器（RO）PUF普遍存在资源开销大、稳定性差的弱点,提出了基于可配置延迟线的重配置异或门RO PUF（XC＿RO PUF）电路设计和基于多重路由配置RO PUF（CMR＿RO PUF）电路设计的两种方案。通过可配置延时模型的建立与分析,得到可以增大RO对的延时差来解决PUF输出响应稳定性差的优化方案。其中XC＿RO PUF方案通过采用异或门代替传统RO PUF中的反相器,形成通过激励信号动态配置构成不同形态的RO结构,从而达到延时上的差异,以获得稳定的PUF输出响应。相对于XC＿RO PUF方案,CMR＿RO PUF通过对传统RO增加可配置功能和路径重路由方式,增大RO对延时差。进一步通过预筛选方案对多重配置数据进行删除,寻找最优配置下的数据作为激励响应对。实验结果表明,XC＿RO PUF电路在具有良好的唯一性同时能够在较宽的温度和电压范围内稳定工作,具有很好的鲁棒性。此外,该XC＿RO PUF电路可将单位CLB输出响应最高提升至214bits,在资源开销上有很明显提升。另一方面,CMR＿RO PUF具有较好的唯一性和均匀性的同时,在0.8～1.2V的电压范围和-40～100℃的温度内实现100%的稳定性。2.针对目前多数研究在追求PUF电路的稳定性和唯一性指标的情况下,未能降低电路设计的复杂性问题,提出一种新型M＿RO PUF电路方案。目前基于FPGA实现的PUF电路大多以查找表配置实现,所带来的设计过程较为繁琐,本文突破常规查找表设计思路,采用FPGA中固有的多路选择器资源来构建门电路。实验结果表明,与其他文献中设计结构相比,该M＿RO PUF电路在资源复杂度、稳定性、唯一性方面都有明显提升。值得一提的是,在获得49.85%的唯一性同时也极大提高了PUF电路的稳定性。3.针对目前研究中利用查找表的工艺偏差作为PUF电路熵源不能很好的提升PUF性能并降低资源开销以适应目前轻量级设备需求的问题,提出基于MUX单元作为PUF熵的M＿RS PUF电路方案。通过MUX单元构建延时门单元,保持较好的对称性,实现了无偏RS锁存器PUF设计。实验结果表明,该M＿RS PUF在唯一性和稳定性得到进一步提高的同时消耗的硬件资源较少,每个M＿RS PUF单元消耗4个MUX单元和2个DFF,在AMD Xilinx系列FPGA上具有很好的移植性。