数字信号处理器(DSP,Digital Signal Processor)正在视频处理领域得到越来越广泛的应用。以DSP为基础的嵌入式视频编解码器也正成为研究与应用的热点。多个功能单元、取指取数分离的哈佛总线结构、非常有限的存储资源、片上内存与片外内存访问速度差别巨大的分级存储系统等DSP特有的体系结构特点为视频编解码技术的发展提供了机遇与挑战。结合DSP的体系结构及实时操作系统(RTOS,Real-Time Operation System)的特点,在保证实时、最小化存储器需求、最小化功耗需求、增强解码器负载自适应性等方面,从数据布局优化、多任务调度策略角度出发,对嵌入式MEPG-4视频编解码器的设计与优化进行了研究。变长码表占据了编码器很大一部分的存储空间,且串行特点正逐步使变长编码成为DSP视频编码的瓶颈。针对DSP体系结构特点,从数据布局优化的角度出发,采用重新排列码表的方法,对变长编码算法进行改进。对帧内宏块的交流系数及帧间宏块的直流、交流系数的变长码表采用间接索引。同时针对DSP体系结构、RTOS及TCP/IP协议栈的特点,在多任务调度策略的基础上,在解码器端设计了低复杂度的拼帧策略、缓冲区控制策略及多路接收策略,以解决视频数据出错、到达速率抖动的问题,同时使多路视频解码器能够同时从多个不同的源(IP地址不同)取得数据。改进后的码表所需的存储空间降为原来的1.25%,便于将码表的存储位置由片上移至片内。在进行4路500bps的CIF(Catch in Focus)视频解码时,通过调节参数,可动态调整CPU负载从12%至75%,使编解码器与不同负载相适应,同时可找到使CPU负载标准差尽可能最小的点,即编解码器稳定运行的最佳点。