ADF接收机是飞机导航最先使用的设备之一。ADF最核心的技术就是对信号的锁相和解调。国外一直对ADF数字化信号的锁相解调芯片进行技术控制，制约了国内ADF的数字化程度。本论文正是针对上述问题，只采用Altera的一块FPGA芯（EP3C12~0F780I7），即可实现对ADF中频数字信号的锁相和方位解调。本论文在数字锁相系统中，完成了ADF中频信号的数字锁相，并利用自动变模的方法提高了锁相时间，协调了模值、纹波和锁相时间的矛盾，最大锁相时间不大于1.8ms。在该部分，先是对全数字锁相环进行了锁相分析、性能分析，以及参数的设定分析。在此基础上，用仿真软件对该设计进行了预仿真，确保设计的正确性。在软件仿真显示设计正确的情况下，利用Verilog HDL语言对该设计进行电路实现，所用代码均为可综合的RTL级代码。其中包括数字鉴相模块、K模可逆计数模块、相位控制模块、除N计数器模块和自动变模模块的RTL级电路的实现。并编写了各个模块的测试代码，完成了对各个模块的仿真测试。在确保各模块功能正确的情况下，编写了顶层文件和测试代码，利用该文件综合成一个完整的锁相电路系统，并完成了数字锁相系统的总体仿真。在方位解调系统中，实现方位角度的数字解调，并设计了一种新的ADF频偏检测电路。该系统主要包括频率偏差检测模块、相位检测模块、FIR滤波器模块的设计。这些模块也都是采用了RTL级设计，最终综合成了可以下载在FPGA里的数字电路。并在ModelSim环境下对这些模块进行了仿真测试，其结果完全满足设计要求。在实现了这些模块后，又编写了一个总体的顶层文件，把数字锁相系统和方位解调系统综合成一个总体电路，并对该电路在ModelSim环境下进行了仿真测试。测试结果表明，锁相时间不大于1.8ms，方位误差不大于0.72~0，远高于SJT10127-91标准的锁相小于4s、方位误差小于30的要求。整个论文实现了ADF中频信号锁相和解调的数字化。