论文部分内容阅读
FIR(有限脉冲响应,Finite Impulse Response)滤波器的相移具有线性特点,是数字信号处理领域的重要单元。随着信息技术的飞速进步,实时信号处理已成为现代电子系统的迫切需求。基于乘累加方式的FIR滤波器,运算速度无法满足实时信号处理需求。DA算法(分布式算法,Distribute Arithmetic)为高速FIR滤波器实现提供了新途径,通过查表操作实现复杂的乘法运算,再结合简单的加法操作就能完成实时信号处理。本文研究了基于DA算法的高速FIR滤波器设计与实现,利用FPGA作为高速FIR滤波器的实现平台。首先论述了高速FIR滤波器的研究背景、应用意义和最新研究方法;然后分析了结构和设计方法对滤波器性能的影响;接着重点研究分布式结构FIR滤波器的设计,在传统分布式结构基础上提出了三种改进型分布式结构,即分割查找表串行分布式结构、分割查找表并行分布式结构和分割查找表串并结合型分布式结构。查找表分割优化法和流水分级加法器设计,为高速FIR滤波器实现提供了理论依据;其次对高速FIR滤波器的系数设计和量化宽度进行了研究,通过直观对比逼近误差确定系数的最佳量化宽度为12位;之后以分割查找表并行分布式结构为例,将DA算法设计思想转换为硬件单元设计,并进行功能仿真和时序仿真,从时序报告得知64抽头FIR滤波器的最大工作频率为406.174MHz;最后在XC5VLX110T芯片为核心的ML509板卡上进行性能测试,并将测试结果与Matlab理论值进行误差比较,两者偏离误差较小。通过对比ChipScope工具采集的输入信号和输出信号波形,所设计的高速FIR滤波器具有实时滤波的性能。对三种分布式结构的测试结果进行数据分析,验证了分割查找表并行分布式结构设计的优越性。最后分析了测试结果与理论值的偏离原因,并从频域上验证了高速FIR滤波器的性能。