随着信息化的高速发展，安全芯片在人们的生活中得到了越来越广泛的应用。但各种旁路攻击技术的出现，对安全芯片产生了极大的威胁，其中DPA(DifferentialPower Analysis)攻击就是一种简单高效的、通过对密码芯片进行功耗行为分析来获取密钥值的旁路攻击技术。DPA的不断发展，使得研究者们开始思索如何利用功耗恒定单元和其他相关技术的结合，实现安全芯片的抗DPA攻击。本文在深入研究DPA防护技术和现有动态差分逻辑的基础上，提出了一种支持差分布线方法的芯片半定制设计流程，并根据设计流程具体实现了一款基于动态差分逻辑LBDL(LUT Based Differential Logic)的DES安全芯片。版图模拟结果表明，该芯片具有较好的抗DPA攻击能力，证明了该差分布线半定制设计流程具有很好的实用价值。本文所做的工作如下：首先，研究了三种典型的动态差分逻辑SABL(Sense Amplifier Based Logic)、WDDL(Wave Dynamic Differential logic)、LBDL，在经过试验对比后发现，LBDL很好解决了输入信号与输出信号的翻转时刻相关性问题，具有最好的恒定功耗特征。其次，提出了一种支持差分布线的芯片半定制设计流程。为了均衡动态差分逻辑正负信号线电容负载，设计中需采用差分布线方法进行布线。提出的半定制设计流程对传统半定制设计流程进行了改进，实现了对网表及布局布线信息单端至双端的自动替换，能较好的支持差分布线，并且自动化程度高。对应提出的该流程的时序分析方法，是在静态时序分析方法的基础上，采用动态差分逻辑单元库中各个单元的延迟信息替换其对应的静态逻辑单元库中单元时序模型的延迟信息，从而能在较早的设计阶段实现较为准确的时序分析，解决了差分布线后出现时序差异导致的时序分析困难问题，并且减少了设计的迭代过程。最后，基于提出的半定制设计流程实现了一款基于LBDL逻辑的DES(DataEncryption Standard)密码算法芯片，并对采用的差分布线流程和时序分析方法进行了验证。本文还在同样工艺和结构下采用传统静态CMOS逻辑单元设计实现了一款DES密码算法芯片，并对两款芯片的性能参数以及抗DPA攻击能力进行了对比。实验结果表明，基于LBDL逻辑DES算法芯片的NED(Normalized Energy Deviation)远小于基于传统静态CMOS逻辑DES算法芯片的NED，因此基于LBDL逻辑的DES算法芯片具有更为显著的抗DPA攻击能力。