信息安全技术在国家安全和社会经济生活中发挥着极其重要的作用，而各种安全芯片是信息安全技术不可或缺的硬件载体。目前由于SoC技术的进步，安全芯片已经发展成为功能齐全，软硬件结构复杂的嵌入式系统，但是同时安全芯片却普遍存在着安全性问题，尤其是旁道攻击技术的存在，对安全芯片构成了严重的威胁。本文从如何建构抗攻击的安全芯片SoC系统出发，提出了相应的系统结构、安全策略和关键的防御攻击技术。研究表明，旁道攻击防御技术对于维护安全芯片的安全性具有至关重要的作用，而功耗分析攻击是目前最具代表性的旁道攻击方法，因此本文从系统、算法和VLSI设计等各个层次研究了功耗分析攻击的防御技术。首先本文研究了功耗分析攻击的原理和基于SPA的功耗轨迹分析方法，并提出了针对功耗轨迹分析的防御措施。本文将时间随机化方法作为一种系统级的防御技术进行了深入研究，建立了时间随机化条件下DPA攻击的理论模型，准确地揭示了时间随机化方法防御DPA攻击的内在机理，并进一步提出将时间延迟作为不同概率分布的随机变量进行对比分析，因而得出了特定条件下的最优概率分布律。为了保证时间随机化方法的效能，本文也提出和应用了多时钟技术来抑制总功耗分析。为了便于系统集成和推广应用，本文以时间随机化方法为基础提出了SoC系统旁道攻击防御单元的设计方案。本文提出了三种适用于公钥制密码系统RSA和ECC的抗攻击算法，RDE，MRDE和MRRE算法，三种新算法都能够有效地防御SEMD型，MESD型和ZEMD型DPA攻击，同时其所导致的硬件成本的上升和运算速度的损失都相对较小。RDE算法主要应用了随机延迟计算的机制，MRDE算法则进一步增加了屏蔽运算，而MRRE算法则结合数据屏蔽技术和随机重编码方法。本文也研究了如何合理地将防御攻击技术转化为具体的VLSI设计。针对实际应用的需要，本文以MRRE算法为基础研制了抗攻击RSA协处理器IP核，该IP核的突出优点是实现了抗攻击能力与面积、速度等多个指标的有机统一。本文的抗攻击RSA协处理器能够在硬件复用的条件下执行模乘和求逆两种运算，因此可以自动产生数据屏蔽所需的参数，也可以实现随机重编码的模幂运算，不仅保障了协处理器对多种DPA攻击的防御能力，而且加快了运算速度。另外本文也研究了DES密码算法的抗攻击电路设计方法，提出并仿真验证了互补结构寄存器与干扰电路相结合的设计方案，以此为基础可以设计硬件成本合理的抗攻击DES密码协处理器IP核。