异构多核是当今多核处理器设计的主流趋势。其核心思想是处理器中只有一个(或几个)通用的核心完成任务调度功能,主要的计算任务(如浮点运算、信号处理、图像处理等)则由专门的高性能计算核心来完成,从而大幅度提升处理器执行效率和性能。影响异构多核处理器性能的因素有很多,最主要的是架构和计算核心的性能。本文详细介绍了一款异构多核处理芯片。该芯片顶层架构为NoC(片上网络),集成了52个异构核,包括ARM处理器、协处理器、FFT/IFFT加速单元和转置加速单元。在FPGA上实现该芯片的结果表明,它能够满足实时成像算法的实时性要求,成像效果良好。在原有的异构多核处理芯片的设计基础上,本文针对其中3个关键技术点进行了优化。针对NI(网络接口),本文提出了一种基于微码控制器的设计方法,实现了一款同时支持3种链路通信协议的网络接口。可编程的设计使得该网络接口具有很强的灵活性、适应性。相比于传统的基于FSM(有限状态机)的网络接口设计,新的设计消耗的硬件资源减少了约10%。针对Sin/Cos运算模块,本文从理论上分析了原有设计的误差,并提出了一种通过补偿求余来提高相位精度的方法。基于这种方法,本文设计出一款高精度的Sin/Cos运算模块,大幅度提高了求Sin函数值和Cos函数值的精度。为了节省的硬件资源消耗,改进的设计对中间数据的表示格式做了一定的优化。逻辑综合结果表明,硬件资源消耗量减少了约32%。针对转置加速单元,本文一方面论述了在分布式存储系统下转置大矩阵的方法,另一方面改进了原有的转置簇(含转置加速单元)。理论分析和实验结果表明,新的设计大幅度提高了转置的速度,硬件资源的消耗却减少了约15%。影响转置效率的因素有很多,例如矩阵的规模、矩阵的形状、拆分矩阵的方式、缓冲区大小等等,在实验过程中进行了分组测试,分别统计出各种因素的影响程度,为高效的使用转置簇提供了参考。