论文部分内容阅读
当前的各种无线通信技术因为频谱资源日益紧张和传输速率有限而无法满足应用需求。毫米波通信技术的带宽高达5-7GHz,传输速率可实现数Gbps,是当前的研究热点。同时,CMOS器件的高频性能伴随工艺的快速发展而不断提高,低成本、高集成度、能与基带工艺相集成等优势使得CMOS器件成为设计毫米波集成电路的理想选择。压控振荡器和分频器作为锁相环频率综合器的核心部件,工作频率最高,它们的性能好坏将直接影响整个收发系统的性能。本文基于SMIC 40nm CMOS工艺,设计了应用于毫米波锁相环的压控振荡器和注入锁定分频器,主要工作和成果包括如下方面：1、利用ADS和HFSS软件,对应用于毫米波频段的无源器件电感和传输线进行了电磁仿真,优化器件尺寸以满足设计需求；建立电感的等效电路模型,方便设计优化和提高仿真精度；分析比较了常见可变电容结构的性能优劣。2、基于SMIC 40nm CMOS工艺,设计了一种应用于60GHz毫米波频率综合器的二分频注入锁定分频器。通过优化注入网络和有源及无源器件尺寸等方法,提高了注入效率。电磁仿真设计并优化无源电感以扩大锁定范围。优化版图设计减少了寄生、失配和干扰。后仿真结果表明,该分频器工作频率为55.2～61.2GHz,注入锁定范围为6.0GHz。电源电压0.8V下,功耗为5.5mW(不计缓冲放大器),核心电路面积为0.016mm2。本设计实现了低功耗、芯片面积小和宽锁定范围的目标。3、基于SMIC 40nm CMOS工艺,设计了一种低功耗宽调谐范围的压控振荡器。采用分布式电感电容结构,提高振荡频率,降低振荡所需的环路增益；优化谐振网络中电容的设计,降低相位噪声,提高调谐范围；电磁仿真无源电感,提高品质因数,降低相位噪声。后仿真结果表明,压控振荡器频率调谐范围为56.1-61.2GHz(5.1GHz,8.7%),振荡中心频率处的相位噪声为-88dBc/Hz@1MHz。电源电压0.8V下,功耗为3.3mW(不计缓冲放大器)。芯片核心面积为0.0135mm2。将压控振荡器的输出信号作为注入锁定分频器的输入信号,分频器对振荡器的输出频率实现二分频。压控振荡器和注入锁定分频器联合仿真的结果验证了相位噪声理论,表明压控振荡器和分频器的设计适用于毫米波锁相环频率综合器。