论文部分内容阅读
结合西北工业大学航空微电子中心所承担的“十五”国防预研项目,本文作者参与了32位嵌入式RISC微处理器“龙腾”R2的设计研究,该款处理器在接口和指令集上同Motorola公司推出的PowerPC750处理器完全兼容。 Cache是高性能处理器解决CPU和主存储器速度差异问题的有效措施之一。预测技术体现在Cache中称为Cache的预取,它可以有效提高Cache的性能。 本文设计并实现了“龙腾”R2的存储管理单元(MMU,Memory ManagementUnit)和Cache,并对Cache预取技术进行了研究,将其应用在“龙腾”R2微处理器的Cache中。 论文的主要工作如下: 1.参考PowerPC微处理器体系结构,完成了“龙腾R2”微处理器中存储子系统四个单元(指令MMU、数据MMU、指令Cache和数据Cache)的设计和实现。基于SMIC 0.18μm CMOS工艺库,EDA工具布局布线的结果显示存储管理单元和Cache的最长关键路径小于4ns,满足了设计频率为233MHz的要求。 2.研究了Cache的预取技术,在“龙腾”R2的基础上,将顺序预取技术应用于“龙腾”R2中的指令Cache和数据Cache中,仿真结果表明取得了较好的命中率。 3.在Synopsys公司提供的VERA验证环境下,搭建存储管理单元和Cache的软件仿真环境,采用Direced和Random测试方法进行了测试和验证,代码覆盖率和功能覆盖率都达到了要求。 4.在FPGA验证环境中,整个“龙腾”R2已经成功的运行了用户提供的小监控程序、大监控程序、浮点测试程序以及VxWorks操作系统的BootROM程序。 本论文的研究成果对顺利完成“十五”国防预研项目以及“龙腾”R2微处理器的投片成功奠定了坚实的基础。