锁相环频率合成器现在日益广泛地应用于通讯、微处理器系统中，并且随着集成电路的发展以及SOC技术的出现，已经成为超大规模集成电路中不可或缺的模块。特别是无线通讯、高速处理器等领域，对锁相环电路的性能提出了越来越高的要求，锁相环电路工作在高速环境下已成为当前的一大挑战。本文在对锁相技术的发展历史和研究现状调查的基础上，从锁相系统的工作原理入手，分析了锁相环的数学模型，并以此为出发点对其跟踪性能、捕获性能等性能进行了研究，对环路的各项参数指标进行了详细的推导，得出了锁相环数理分析的普遍结论。本课题设计的锁相环主要是为了适应高频电环境，电路采用了当前的主流结构——数模混合结构的电荷泵锁相环。电路设计是基于0.35 umCMOS工艺，并通过Hspice仿真软件对所设计的电荷泵锁相环中各个模块及整个系统进行了仿真，模拟仿真结果显示，在3.3V电源电压下，频率为250MHZ的参考输入信号，输出中心频率为500MHZ，分频电路采用2分频，捕捉时间大约为1us，基本达到了设计要求。