示波器作为工程师不可或缺的重要工具,其最基本的原理是将被测信号波形可视化,使用户直接获取信号的幅度与时间特性曲线。伴随着电路系统不断复杂化,电路各项指标要求越来越苛刻,用户对信号波形细节越来越关心。这必然要求示波器具有更高的垂直分辨率以及足够的测量精度。传统基于8位模数转换器的示波器本身受到量化噪声和硬件本底噪声的影响,即使通过数据处理方式提高测量分辨率,使用时也存在很大局限性,很难实现真正意义上的高精度测量。因此,从硬件角度入手,通过提高信号调理通道的信噪比水平以及提高采集电路输出数据有效位数是高精度示波器技术研究的关键所在。本课题主要从提高信号调理通道信噪比和提高采集电路有效位数两方面着手设计了高精度示波器模块的硬件电路,底噪仅有0.1%满量程的高精度示波器具有出色的精确测量性能。本课题的研究内容主要包括以下几个部分:1)高精度示波器模块信号调理通道及采集电路噪声分析:分别建立了电阻热噪声模型和集成运放的等效输入噪声模型,并在此基础上建立了运算放大电路等效输入噪声模型;推导了基本运算放大电路的噪声计算方法;研究了采集电路与信号调理电路噪声分配关系,并根据系统总体噪声指标要求,对采集电路与信号调理通道的噪声水平提出指标要求。2)高精度示波器模块低噪声信号调理通道设计:围绕高精度示波器模块低噪声、大动态范围、高精度、高带宽等指标要求分析设计了信号调理通道的无源衰减网络、阻抗变换电路、可控增益放大电路、固定增益与偏移调节电路、ADC驱动器等功能电路模块;并分别计算了各模块的噪声水平和电路总的噪声水平。3)高精度示波器模块高有效位数采集电路设计:分析了ADC采样时钟抖动对采集系统有效位数的影响,并根据采集电路的指标要求对采样时钟性能提出要求;结合时钟电路设计软件分析设计了低抖动采样时钟电路;为避免ADC采样过程中信号带外高频噪声与有用信号发生混叠,降低采集电路输出数据有效位数,分析设计了ADC前端抗混叠滤波器。