随着集成电路制造技术的快速发展,测试变得越来越复杂、越来越困难也越来越重要。在SOC的可测性设计中,混合信号电路测试和真速测试是SOC测试遇到的新挑战。　　本文通过对SOC测试方法和标准的研究,提出一种基于嵌入式处理器的SOC真速测试方案与数模混合电路核测试方案。该方案可以减少测试成本,提高测试速度。数模混合测试信号生成的设计运用直接数字频率综合技术和Σ-△调制方法。通过振荡方法产生数字正弦波,运用过采样方法降低量化噪声,使用片上资源少,产生波形精度高。针对真速测试,本文设计总线监视模块。该模块为基于处理器真速测试SOC核的设计方法提供了有力的保障,并通过自制的验证板,验证总线监视模块的功能。　　在设计工作中,注重利用现有SOB成熟测试思想和技术积累;同时针对SOC测试面临的新问题探索,创新和实践。使用数学软件,硬件编程语言,可编程器件和EDA工具作为开发手段,最终完成预定的设计目标和要求。