低电压差分信号技术(LVDS)以低电压摆幅的高速差动信号传输数据,可以实现点对点或一点对多点的连接,具有低功耗、低误码率、低串扰和低辐射等特点,能够在广泛的应用领域里解决高速数据传输的瓶颈问题。LVDS接收器芯片已成为目前高速接口芯片市场的研究热点。本文主要讨论了应用于平板显示器中LVDS接收器芯片的研究与设计。芯片采用“自顶向下”和“由底向上”相结合的正向设计方法。首先按照接收器芯片需完成的功能,确定系统的结构。数据在传输过程中受抖动和偏移的影响会使数据眼图的有效采样区间减小,造成采样误差。接收器需要对这些抖动和偏移进行处理,恢复出正确的采样数据。因此,我们将接收器划分为Deskew模块,时钟数据恢复模块和采样及串并转换电路模块。接着对电路各个模块进行分析设计,最后对芯片进行全局仿真验证。本文的研究重点是时钟数据恢复电路,详细介绍了此模块中边沿检测器,相位内插器和采样时钟产生器等子电路的设计过程,并给出相应的仿真结果和分析。在前面研究的基础上,采用TSMC 90 nm Mix-Signal Salicide(1.2V/3.3V)和TSMC 90 nm tcbn90lphp工艺分别完成了模拟和数字部分的设计,并对接收器芯片全局功能进行仿真。仿真结果表明,芯片可以支持的单通道最大数据传输率为1.2 Gbps,能够容忍的抖动和偏移达到±250 ps,同时在低频时产生使能关断信号,使系统功耗降低。仿真结果表明本设计指标达到既定的要求。