随着科技的飞速发展,近年来,继智能手机之后电子产品的开发迅速转换为智能硬件产品的开发。智能硬件通过软件和硬件的协同工作,对传统设备改进再开发,使其智能化。智能硬件的应用范围十分广泛,涉及现有的电子设备,如手表、电视等;传统设备,如门锁、茶杯、汽车甚至房子等。但是随着智能硬件的发展,其续航问题日益突出,由此可见如何保证智能硬件性能更高、功耗较低已成为当下智能硬件芯片研究的热点。本文主要完成以下三部分内容:(1)充分考虑高性能、高效率以及低功耗的基础上采用基于RISC-V指令集的RI5CY软核作为整个系统的CPU处理器,构建面向智能硬件应用的双SoC(System on Chip)芯片系统。同时系统以AMBA 4.0中的AXI总线作为片内总线,集成独立的指令和数据SRAM,丰富的外设接口。本论文完成了整个系统的结构设计、软件仿真以及FPGA硬件平台验证。双SoC控制系统两核都采用RI5CY软核,因性能要求不同分为大、小核系统。FPGA验证时,其最高频率达100MHz,动态总功耗为20.071mW。(2)基于AMBA4.0中的AHB高速总线完成了面对智能硬件的加速器系统设计,系统中集成一个512MB的LPDDR存储块;一个OV7670摄像头控制模块;一个EMMC控制模块;一个可以处理复杂应用算法的ANN模块。(3)完成了AXI-to-AHB总线协议的转换,实现(1)、(2)两个系统的连接;通过UART通信,实现大、小核系统交互。其中大、小核系统可以协同工作也可以独立工作,AHB加速器系统必须受控于大核SoC控制系统。本论文设计来自课题组研究课题,并已进入流片最后准备阶段。整个系统分为大、小核以及AHB加速系统三部分,其中大、小核SoC系统通过RI5CY休眠模式在闲时进入休眠,降低系统功耗;根据应用复杂度分配大、小核系统处理任务,高效使用资源,降低系统动态功耗;复杂算法比如处理图像或语音的算法,由AHB加速器系统处理,提供高速运算并保证系统性能,同时降低功耗。三个部分通过独立或协作运行共同达到降低整个系统功耗的作用。