论文部分内容阅读
随着集成电路产业迅速发展,基于硅材料的集成电路特征尺寸持续降低,几乎达到其物理极限。针对这一问题,近些年来,研究者们致力于寻求新的解决方案,如改进制备工艺,引入极紫外光刻技术以提高制备效率和改进晶体管的电学性能;优化晶体管结构,研究出绝缘体上硅（SOI）器件结构以减少漏电引起的功耗损失;寻求新的材料替代硅材料用于半导体产业。基于此,二维材料因其载流子迁移率较高、原子层厚度极薄引起人们的广泛关注。研究者们认为,二维材料将取代硅材料成为下一代半导体的候选人。本文主要对二维材料晶体管构成的组合逻辑电路进行仿真分析,探究二维材料晶体管的器件参数对组合逻辑电路输出曲线的影响。此外,本文还对基于二维材料晶体管的组合逻辑电路的低功耗结构进行研究。本文主要创新点和工作如下:（1）对基于二维材料晶体管的CMOS反相器的输出特性进行仿真,分析了二维材料晶体管的器件参数对反相器输出特性曲线的影响。基于CMOS反相器的分析结果,对二维材料晶体管构成的与非门、或非门、异或门和同或门的输出特性进行研究。从CMOS反相器的仿真结果可以得知,当CMOS反相器中WSe2晶体管与MoS2晶体管的沟道宽度相等时,CMOS反相器的输出特性曲线较为对称,开关阈值位于电源电压的一半位置。栅氧化层厚度和材料对开关阈值的影响较小。当栅氧化层厚度从2.8 nm增加到56 nm时,CMOS反相器的开关阈值相差不到电源电压的0.2%。CMOS反相器的噪声容限会随着晶体管栅氧化层厚度的增加而逐渐降低。当栅氧化层厚度达到35 nm时,CMOS反相器噪声容限受栅氧化层厚度变化的影响逐渐降低。基于对反相器的研究,我们对与非门、或非门、异或门和同或门进行仿真分析。这些电路中晶体管的栅氧化层材料被设置为二氧化铪,栅氧化层厚度被设置为2.8 nm。从仿真结果中可以得到,这些组合逻辑电路输出结果符合其真值表,其输出特性曲线的变化规律也与硅基半导体电路的输出结果相似,这也从一方面说明了,二维材料在替代硅进行电路设计的可行性。（2）对基于二维材料晶体管的组合逻辑电路的功耗进行研究,设计出三种功耗门控电路降低其电路的功耗。针对CMOS反相器、与非门和异或门设计了三种低功耗电路结构,通过仿真分析发现,当电路工作在正常状态下,自偏置电阻控制功耗门控电路的效果在三种结构中最高。对于CMOS反相器、与非门和异或门,这一结构可以分别降低其9.80%、12.53%和16.97%的功耗。此外,由于外加信号控制功耗门控电路能够在电路空闲时将其关断,可有效降低功耗达到60%以上,正常工作时,这一结构也能够分别对CMOS反相器、与非门和异或门降低7.10%、7.66%和12.17%的功耗。综合考虑,外加信号控制的功耗门控电路对低功耗设计更加具有优势。（3）对基于二维材料晶体管的一位半加器进行仿真,验证了二维材料晶体管构成运算逻辑单元的可行性。对CMOS反相器进一步拓展,研究了基于二维材料晶体管的施密特触发器的输出特性曲线。通过仿真分析,基于二维材料晶体管的半加器输出结果符合其真值表,实现其加法功能,证实利用二维材料晶体管构成的基本组合逻辑单元可用于进一步实现运算电路。从施密特触发器的仿真结果中可以得出,对于二维材料晶体管构成的施密特触发器,当晶体管的栅氧化层厚度为2.8 nm,并且以二氧化铪为栅氧化层材料时,施密特触发器具有最强的抗噪能力。此外,当电源电压降低时,施密特触发器的抗噪能力逐渐降低。