数字系统芯片级自诊断与自修复技术是目前容错计算领域的难点问题与学术前沿。胚胎电子电路汲取多细胞生物体的胚胎发育过程的灵感,是在均匀的二维电子细胞阵列上实现的具有自诊断、自修复能力的数字电路,这种阵列称为胚胎电子阵列。本文研究了面向芯片级自修复的胚胎电子电路的体系结构、自修复机制及细胞电路设计,改进了细胞内部主要组成模块的结构,包括逻辑块和配置存储器,通过添加的自修复辅助电路实现了单细胞移除机制,使得胚胎电子电路能够利用较少的资源获得更好的容错性能。以四位加法/减法器和模8计数器为例说明了基于胚胎电子阵列的应用电路的设计方法,通过实验结果验证了改进的细胞电路设计方案的有效性。本文主要研究成果为:(1)总结了传统细胞电路中主要模块的设计方法,对细胞主要功能模块的结构进行了改进。设计了具有三种工作模式的逻辑块结构,与基于四输入LUT的逻辑块结构相比,这种新的逻辑块结构增强了细胞设计的灵活性,提高了资源利用率。(2)针对基于查找表的配置存储器结构资源消耗大的问题,设计了基于移位寄存器的配置存储器结构,与常规的基于查找表的配置存储器结构相比,这种新的配置存储器结构增强了细胞结构的通用性,实现大规模胚胎电子电路时在配置存储器的资源消耗量方面也更有优势。(3)针对列移除机制空闲资源利用率低的缺点,通过在细胞电路中添加自修复辅助电路,实现了单细胞移除机制,并基于两种配置存储器结构给出了两种单细胞移除设计方案。与常规的列移除机制相比,基于单细胞移除机制的胚胎电子电路表现出了更高的资源利用率,更强的容错能力以及更好的设计灵活性。