论文部分内容阅读
在集成电路快速发展的趋势下，系统芯片逐渐成为现实。随着系统芯片的设计规模和复杂度的不断提升，其验证已经成为了芯片设计中的瓶颈，大约占整个芯片设计的70％，甚至更多。因此在降低设计费用的同时，还要尽可能地降低验证费用。当今的系统芯片中，片上重用的IP模块数越来越多，如何快速的验证这些IP模块和整个系统已经成为系统芯片验证的难点和热点。
首先，本文介绍了系统芯片验证所面临的问题和挑战，然后详细阐述了验证IP所基于的先进验证方法学：基于事务的验证和覆盖率驱动的可约束随机验证等。以此为基础，提出了一种新的自顶向下的可重用性验证IP设计方案，并结合具体项目详细介绍采用这种方案设计的可重用性验证IP。设计出的验证IP为衡量整个芯片验证的完整性提供了明确的指标，有一套完备的解决方案，并且跨越从架构建模到模块设计再到全系统芯片验证的整个验证过程。本论文主要的创新之处主要体现在以下两点：
1)结合当今先进的验证技术，提出一种自顶向下的事务级验证IP设计方案；
2)实现了ARM系统的通用测试平台设计和12C总线验证IP的设计。
通过在实际项目中的应用与实践，新的验证IP设计方案采用了首先进行系统事务级，接着是模块级，最后是整个系统芯片级的验证设计流程。使大量的验证工作在硬件实现之前就已经做好，避免了以往经常存在的验证等待时间，使验证和设计真正地做到了并行进行，有效地缩短了整个芯片设计验证的周期，加快了芯片的上市速度。