Flash是一种广泛应用于SoC上的重要存储器,在高密度数据的存储和嵌入式系统中的应用不断增加。随着工艺的进步,晶体管特征尺寸降低到了十个纳米的数量级,随机掺杂扰动等带来的工艺偏差、阈值电压降低带来的高漏电流等也给Flash设计带来了极大的挑战。论文以Flash存储器工作的可靠性为研究重点,主要对Flash存储器的外围电路中的灵敏放大器电路、电荷泵电路、字线驱动电路和电平转换电路进行了优化设计,提高了外围电路模块的可靠性。基于标准CMOS工艺的8Mbits非易失性存储器。本文系统平台建立在Cadence Virtuoso之上,用Hspice进行了电路的功能模块仿真,而整体电路的仿真用的是Hsim软件,电路版图使用Laker进行绘制。本论文的主要内容和研究对象是:首先,本文对存储单元采用何种沟道的浮栅MOS管进行了对比分析,将P沟道浮栅MOS管和N沟道浮栅MOS管的可靠性做了对比,得出P沟通存储单元相对于N沟道存储单元在可靠性方面的优势,因此本文最终选择了P沟道浮栅MOS管作为存储单元。其次,本文研究了Flash存储器外围电路中的灵敏放大器电路、电荷泵电路、字线驱动电路和电平转换电路。对这几个外围电路的传统电路进行分析,找出各自存在的缺点,并据此设计出符合要求的电路,通过Hspice对设计出的电路进行仿真分析,所设计电路都达到了设计目标。另外,本文在最后一章节中首先简要介绍了版图的设计布局、布线规则,之后对本课题的IP版图设计进行了简要介绍。然后对存储器进行整体仿真并对编程、读取和片擦除的仿真波形图进行了重点分析。