在CDMA通信系统中,多址干扰成了影响通信系统性能和容量的关键因素,如何抑制或降低多址干扰的影响成为当前研究的热点话题。多用户检测技术充分利用多址干扰的各种可知信息对待检测用户进行联合检测,从而收到较好的抑制和抵消多址干扰的效果,也在一定程度抑制了远近效应,进一步发掘了CDMA通信系统的发展潜力。本文的研究重点是DS-CDMA系统中多用户检测器的FPGA实现。在前人研究的基础上,首先,综述了FPGA内部结构和开发设计流程,结合实际设计例子讲述了FPGA开发设计中的几种数据流控制技术。而后,研究了应用Hebb学习规则的部分并行干扰抵消检测器的原理和工作过程,从FPGA硬件设计角度出发对算法进行拆解和简化。最后,完成了应用Hebb学习规则的部分并行干扰抵消检测器的FPGA设计和实验板级调试,验证了设计的正确性结合本文实现的检测器自身特点,为了在硬件资源利用率和系统性能之间进行折衷,在FPGA设计和实现过程中做了如下改进：(1)采用了多种数据流控制技术,如流水线技术、乒乓操作和串并转换技术等,从硬件实际情况出发在速度和面积之间进行合理选择,大大提高了系统处理数据的速度；(2)利用求补码操作代替匹配滤波器中的乘法运算,克服了硬件乘法运算延时大和硬件消耗大的问题；(3)数据延时采用了分频时钟延时和延时线相结合的方法,大大节省了硬件数据延时所消耗的硬件存储资源；(4)合理设置有效数据采集时刻来克服数据抖动现象；充分利用BlockRAM来实现数据存储和锁存功能,避免了利用分布RAM进行数据存储可能带来的时延；(5)在系统基准时钟的基础上,根据不同模块的处理速度对其分配不同的时钟频率,通过提高时钟频率的方法来减小模块的处理时延,使各模块默契配合；(6)采用定点方式对处理过程出现的小数进行表示,针对不同情况对数据进行相应的定标和合理取舍,在不损失精度的前提下,尽可能地提高数据的处理速度。