短波通信中经常需要对传输设备的性能进行测试,在实测过程中需要花费巨大的代价,并且实测环境不能够保证相同的测试条件和信道条件,也不能人为改变信道的参数,因此,信道模拟器的研制工作显得相当重要。目前国外对信道模拟器的研究已趋成熟,但是这些研究主要是针对窄带,其传输速率比较低,不能适合宽带短波通信发展的需求。国内多以DSP为核心处理器实现窄带短波信道模拟器,其并行信号处理能力比较差,本文以FPGA为核心处理单元,实现一款可重配置的宽带短波信道模拟器。文章主要介绍信道模拟器关键模块的设计和实现。第二章分别介绍了短波信道的特性、信道模型及信道模拟器的现状和产品特性,着重分析了当前两种信道模型:Watterson信道模型和ITS信道模型,并且选择ITS模型做为宽带短波信道模拟的仿真基础。第三章依据信道模拟器的需求分析提出了设计方案,分别从硬件和软件两方面分析了体系架构,并从系统角度介绍了各模块的功能、工作流程及之间的联系。第四章详细阐述了GUI应用程序、中间层程序和FPGA程序的设计与实现,在GUI应用程序中主要介绍了重要模块的实现,并使用四种优化方式美化界面;中间层程序主要介绍了基本功能线程和PTT检测线程;FPGA程序实现中主要讨论了多径时延、大尺度衰落、多普勒频移、多普勒频扩、高斯噪声等的实现。第五章给出了信道模拟器的测试方法,对软件和信道模拟器的功能进行了测试。实验证明:信道模拟器能够反映信道的多径时延、瑞利衰落、多普勒频移、多普勒频扩、带限高斯噪声等特性。基于软件无线电思路所设计的可配置短波信道模拟器,可以直接与双电台连接进行信道模拟,其开发方法、流程以及界面优化的方法均可为以后该平台的系统开发提供参考。