论文来源于国防973项目《硅基应变超高速集成器件及相关基础研究》及十一五武器装备预研项目《应变SiCMOS关键技术研究》。应变SiGe和应变Si以诸多优点,成为保持SiCMOS继续遵循摩尔定律发展的新材料技术。硅基应变材料是典型的大失配异质结构材料,在外延薄膜中形成大量位错,导致器件性能下降。如何降低穿透位错密度,是目前一个亟待解决的关键问题。论文研究了硅基应变材料临界厚度的理论与经验模型,论文深入研究了硅基应变与弛豫材料中位错的多种机制,并研究分析了位错密度的多种模型。论文采用RPCVD生长设备,进行了硅基应变材料Ge组分梯度渐变缓冲层工艺和低温Si缓冲层工艺控制缺陷密度的实验研究,还对硅基应变与弛豫材料的缺陷行为进行了实验研究。微分干涉相差显微镜和透射电子显微镜表征实验结果表明,Ge组分梯度渐变缓冲层工艺和低温Si缓冲层工艺方法能够诱导异质结界面处位错的产生,得到厚度小而弛豫度度高的SiGe薄膜,并防止位错穿透到表面。论文还重点进行了薄弛豫SiGe材料的低穿透位错密度控制方法研究,提出了两种优化的缺陷控制方法:低温SiGe结合直接离子注入的方法和低温SiGe结合间接离子注入方法,并给出了这两种控制方法的材料结构与工艺设计。基于离子注入控制缺陷密度的工艺原理,论文首次提出了后离子注入工艺方法诱导与控制硅基应变外延层中的位错。其原理是在待弛豫的SiGe层之上再生长一层组分不同的SiGe层,离子注入引起顶层的SiGe中高浓度的位错环,并使位错环滑向顶层界面使中间的SiGe层得到弛豫。与传统离子注入相比,该方法降低了离子注入对SiGe层的损伤,提高了弛豫SiGe薄膜的质量。