压控振荡器和锁相环电路是卫星通信链路中重要的电路模块,是卫星通信成功进行信息收发的重要保障。设计稳定、低相位噪声、低抖动的压控振荡器与锁相环电路能够有效提高卫星通信芯片的通信质量和产品竞争力。本文首先分析了压控振荡器与锁相环电路的基本原理和技术指标,指明影响锁相环性能的关键模块电路并说明锁相环设计过程中需要关注的关键技术。然后采用Cadence仿真工具和SMIC 0.11um CMOS工艺设计低相位噪声的Colpitts压控振荡器电路,并对压控振荡器电路进行仿真验证。其次基于CML结构设计四分频器电路和低抖动的多模分频器电路。再者,设计了晶振电路、鉴频鉴相器(PFD)和电荷泵(CP)电路,克服了PFD的死区效应和CP电路存在的非理想效应。最后根据SMIC O.11um CMOS工艺版图设计规则以及芯片版图设计普遍准则对各个关键模块电路及锁相环整体进行版图设计,并将压控振荡器及锁相环模块集成到卫星数字广播接收芯片中进行MPW流片测试验证,给出初步测试结果。本论文工作的主要成果体现在:(1)设计基于Colpitts结构的压控振荡器电路,并将Buffer放大电路与压控振荡器电路层叠实现了电流复用,设计出低相位噪声的Colpitts压控振荡器电路,为卫星数字广播接收芯片提供正交的本振信号。(2)采用杂散抑制技术设计了CML结构四分频电路,而且改进了2/3分频器电路结构,并通过2/3分频器的级联技术设计出低抖动的多模分频器电路。(3)设计了晶振电路为锁相环提供参考频率信号;设计了无死区的鉴频鉴相器电路;设计了电荷泵电路,改善了电荷泵电路充放电电流的匹配性,减小压控振荡器电路的输出信号的杂散。此外通过对压控振荡器和锁相环电路进行版图设计与MPW流片验证测试,证明了所设计的压控振荡器和锁相环模块功能的可行性,锁相环性能也较为良好。