近年来,通过降低工作电压,实现低功耗正成为模拟电路设计者研究的热点。然而在设计过程中降低工作电压,会使如动态范围等电路指标受到影响。因此对于模拟电路设计,降低功耗不是单纯地降低工作电压,而应该通过改善电路拓扑结构,降低电路噪声和失调等提高电路的性能,从而保证在电路指标不受损失的前提下降低工作电压,降低电路功耗。本论文基于以上理论,主要研究斩波运算放大器。采用在运算放大器中,加入斩波模块的方法,有效地降低运放噪声,使运放能够在低电压工作下保持原有的动态范围,从而为实现性能良好的低功耗运放奠定基础。该运算放大器采用了全定制集成电路设计方法进行设计,依次经过电路设计、电路仿真、版图设计、版图验证以及布图后模拟设计流程,最后生成了掩膜版图,可送厂家进行流片生产。运算放大器仿真结果表明,当输入端接10k,500uv瞬态余弦信号,输出端接100pF负载电容时,运放的信噪比为,直流开环增益,增益带宽积和相位裕度分别达到74dB, 5MHz和87°,功耗为590uW各项技术指标都满足设计要求。论文的第一章为绪论综述本文的设计思想;第二章介绍了模拟电路中的噪声来源,噪声模型,及噪声对电路功耗的影响;第三章主要介绍了斩波模块的技术原理,实现方法;第四章详细分析斩波运算放大器的电路结构和特点;第五章对运算放大器进行了各种类型的仿真模拟,确定了它的性能指标;第六章对运算放大器进行了版图设计验证和后模拟,确保了版图绘制的正确性。论文最后对1斩波运算放大器做了总结,指出了运算放大器所具有的优点和存在的不足。