电子制造技术的飞速发展使得电子产品逐渐在千家万户普及，同时人们对电子产品的功能需求、功耗和体积等方面提出了更高要求，这就使得以FPGA为代表的可重构硬件得到了飞速发展，特别是动态可重构技术在FPGA中得到了广泛的应用，很多人基于FPGA提出了一系列可重构系统的调度算法，目的是让有限的硬件资源得到最大的优化和使用，使系统的实现和设计更有弹性和灵活性。可重构硬件是搭建多任务系统的基础，这些任务可以根据应用程序的不同需求与分类使用不同的硬件资源构建不同的硬件电路。任务通常用有向无环图来表示，任务图由嵌入式处理器来执行，而对处理器来说，密集而繁重的计算负荷会极大地降低系统执行效率。针对该问题，本文提出了一种可重构资源硬件调度器，同时，将预取、复用和替换等技术与硬件调度器相结合，可得到比采用软件方法更为理想的结果，而执行这些计算仅仅需要几个时钟周期。在调度器的硬件环境中，在设计时间过程中，对任务图进行分析提取一些有用信息，在运行时间阶段利用这些信息可获得接近优化的调度结果，从而避免了局部最优的结果，而这些仅仅需要进行一些简单的计算。此外，本文对硬件调度器装置进行了改进，也就是通过引入几个时钟周期的延迟来排除局部最优的结果。实验结果表明，在运行时间阶段采用硬件调度器比采用ASAP技术有更优的结果。另外，采用替换策略在执行和可重构资源的复用方面也得到了较为理想的结果。