媒体应用的迅猛发展对微处理器设计提出了新的要求和挑战：处理器必须具备强大的数据处理能力和控制能力，必须提供足够的灵活性来适应快速发展的多媒体处理标准和支持各种形式的多媒体应用。　　 为了在设计的早期完成处理器指令集体系结构的设计和验证，本文提出了基于体系结构描述语言的设计空间搜索技术，可以针对不同应用快速定制满足需求的处理器体系结构。本论文以SuperV3处理器设计为基础，采用体系结构空间搜索技术研究面向媒体应用的处理器体系结构，探索媒体处理增强的关键技术。　　 本文研究了多媒体处理算法的特点，综合运用VLIW和SIMD技术，开发了面向媒体应用的指令集，提高了数据处理能力，减少了媒体应用程序的指令空间；采用开放式总线结构，提高了数据处理带宽及数据供给能力；采用两个专门的地址运算单元，提供循环缓冲、位反序等多种寻址方式，增强了数据供应能力；采用数据排队缓冲提供存储器到寄存器组的高速数据传送；针对媒体应用中的关键算法，设计了加速运动估计的SAD指令等媒体专用指令，媒体处理性能得到了进一步提升。　　 为了提高媒体数据处理能力，本文研究了高性能浮点乘法器结构，提出了浮点乘法器中的快速舍入方法。快速舍入方法通过预测和选择来得到最终的尾数值，避免了传统舍入方法中大位宽加法器的使用，逻辑简单，硬件开销和关键路径延时显著减少。应用快速舍入方法设计的单、双精度浮点乘法器与采用传统舍入方法的浮点乘法器相比，性能提高20％左右，并且精度越高，性能提高的空间越大。　　 为了对图像压缩编码进行硬件加速，本文提出了一种基于提升算法的低功耗并行的二维离散小波变换VLSI结构。该结构行、列并行处理，不需要额外的缓存来存储中间变换系数；共享提升结构中的主要运算部件，同时处理两行数据，运算部件一直处于工作状态，硬件利用率接近100％；采用嵌入式边界扩展电路，减少了片上需要的缓存及对外部存储器的访问，有效地降低了整个设计的功耗。整个结构采用0.18μmCMOS工艺设计，关键路径延时为5.6ns。该模块可以作为IP嵌入到媒体处理器中对媒体应用进行硬件加速。